本發明提出的基帶信號成型濾波方法,旨在提供一種既能完成基帶信號成型濾波又能降低FPGA邏輯資源的方法.本發明通過下述技術方案予以實現:在FPGA中,根據基帶信號成型濾波時對數據流上采樣并內插0的特點,將輸入到FIR濾波器的原始數據bit流,按插值為0的上采樣率M進行內插形成內插0的數據序列x(n),再將輸入FIR濾波器濾波的數據序列x(n)～x(0),按照M分段作為狀態機參數;根據非零數據以及對應的FIR濾波器系數計算狀態機覆蓋的M個數據的卷積和;x(i)為非零數據,h(i)為非零數據對應的FIR濾波器系數,x(i)與h(i)相乘作為狀態機覆蓋區域數據卷積和;將所有狀態機卷積和計算結果通過加法樹完成求和即可完成x(n)的FIR濾波.