本文針對多媒體視頻處理系統中的視頻實時解碼應用,提出了一種低功耗的高性能多媒體協處理器結構設計.對于常系數乘法器,逆離散余弦變換(IDCT),變長解碼(VLD)等關鍵單元與模塊作了深入研究,并結合低功耗設計技術對上述單元與模塊進行了優化.通過對實驗結果的分析與比較,說明本設計在滿足視頻實時解碼需求的基礎上在功耗方面做到了最優化.此外,本文分析總結了SOC設計的設計方法與CMOS電路功耗基本原理,并從設計的各個層面總結了低功耗設計技術.為設計低功耗的視頻解碼協處理器提供了理論基礎. 本文的主要工作與創新點如下:一,基于并行乘法器結構設計了一種新型的低功耗常系數乘法器