基于FPGA的應急動力裝置控制單元超轉保護系統設計方案

引言

應急動力裝置是以燃料分解產生的熱燃氣或發動機引氣為動力源的渦輪動力裝置，由渦輪、燃燒分解室、燃料箱、齒輪箱及控制部件組成。在發動機故障、主電源故障或主液壓源故障時，應急動力裝置可以通過開關指令快速啟動，為飛機提供應急電源和液壓源。為了保證渦輪動力裝置及其負載的安全可靠運轉，必須可靠地監測渦輪軸轉速，并據此快速、準確地控制相應執行機構的開關時機或開度大小，以保證渦輪軸轉速穩定在允許范圍內。超轉保護功能作為應急動力裝置必要的安全功能之一，是實現轉速穩定控制的前提保證。

本文提出了一種基于現場可編程邏輯門陣列（Field Programmable Gate Array，FPGA）的超轉保護系統設計方案，通過設計多通道并行采集、軟件與邏輯獨立、并行控制及BIT（機內自測試）測試功能，具備高可靠性、強實時性等特點，可保證在超轉故障初期進行有效的隔離保護，從而降低單點故障和共模故障造成的應急動力裝置轉速控制失效的風險，避免造成渦輪裝置結構損傷及飛行安全。

系統架構

超轉保護系統架構設計中采用三余度獨立轉速采集和控制架構。其中，CHA和CHB兩通道分別應用于兩路相互獨立的轉速傳感器輸出信號的采集，均可實現獨立轉速采集及BIT監測功能，并通過軟件實現外部執行機構的切換控制，最終實現轉速穩定控制。第三路CHC通道應用于獨立于前兩路轉速傳感器輸出頻率信號的采集，同樣可通過FPGA實現獨立轉速采集及BIT監測功能，在軟件控制失效時，能替代主控單元實現外部執行機構的切換控制，最終控制應急動力裝置轉速穩定在某個預期的控制區間內。

主控芯片型號及其在設計中的作用

1. FPGA芯片選擇

FPGA芯片作為超轉保護系統的核心控制單元，其選擇至關重要。以下是幾種常見的FPGA芯片型號及其在設計中的作用：

1.1 紫光同創Titan系列

型號：Titan系列FPGA

作用：

• 高性能：Titan系列是中國第一款國產自主產權千萬門級高性能FPGA產品，具有174K等效LUT4單元，最高頻率500MHz，適用于通信網絡、信息安全、數據中心、工業控制等領域。

• 豐富的接口：提供5.0Gbps SERDES接口、800Mbps DDR3和LVDS、PCIe Gen2x4等接口，滿足高速數據傳輸需求。

• 高可靠性：適用于對可靠性要求極高的應急動力裝置控制系統。

1.2 安路科技SALEAGLE系列

型號：EG4

作用：

• 高集成度：集成19600個LUT，55nm工藝，靜態功耗最低5.5mA，DSP、BRAM、高速差分IO等資源豐富。

• 低功耗：適用于對功耗有嚴格要求的應急動力裝置控制系統。

• 強大的IO資源：用戶IO數量71到193個，片上8位ADC，1M采樣率，8通道輸入，滿足多通道轉速信號采集需求。

1.3 復旦微FMQL系列

型號：FMQL45T900

作用：

• 億門級芯片：基于28nm工藝制程，采用業內先進的CMOS工藝，是國內最早研制成功的億門級FPGA芯片。

• 高性能接口：支持高速LVDS接口以及豐富的B-SRAM存儲器資源，適用于高速低成本的應用場合。

• 集成ARM處理器：集成四核ARM Cortex-A7處理器，便于實現復雜的控制算法和邏輯處理。

1.4 硅璟科技Seagull系列

型號：Seagull 2000系列

作用：

• 高性能：采用先進的28nm銅CMOS工藝，最大頻率500MHz，硬件乘法器，LVDS接口高達1.6Gbps。

• 豐富的IO資源：多達500個用戶IO，LUT6結構，支持常見的LVDS、LVCMOS、LVTTL等IO標準。

• 嵌入式硬核：內置硬核ARM、ADC、DDR2/3控制器，滿足復雜控制需求。

2. 各型號FPGA在設計中的具體作用

2.1 紫光同創Titan系列

• 并行處理：利用FPGA的并行處理能力，實現多通道轉速信號的并行采集和處理，提高系統實時性。

• 高速接口：通過SERDES接口、DDR3和LVDS等高速接口，實現與傳感器和執行機構的快速數據傳輸。

• 高可靠性：FPGA的硬件可編程性使得系統具有更高的可靠性和穩定性，適用于應急動力裝置這種對可靠性要求極高的應用場景。

2.2 安路科技SALEAGLE系列

• 低功耗設計：EG4的低功耗特性使得系統能夠在保證性能的同時，降低能耗，延長應急動力裝置的續航時間。

• 多通道采集：豐富的IO資源使得系統能夠同時采集多個轉速傳感器的信號，提高系統的可靠性和準確性。

• 集成ADC：片上集成的8位ADC，1M采樣率，8通道輸入，使得系統能夠直接對轉速傳感器輸出的模擬信號進行數字化處理，簡化系統設計。

2.3 復旦微FMQL系列

• 高性能計算：億門級FPGA芯片和四核ARM Cortex-A7處理器的集成，使得系統能夠處理復雜的控制算法和邏輯，提高系統的智能化水平。

• 高速接口：支持高速LVDS接口和豐富的B-SRAM存儲器資源，滿足高速數據傳輸和存儲需求。

• 可擴展性：通過集成ARM處理器，系統可以方便地擴展其他功能，如網絡通信、故障診斷等。

2.4 硅璟科技Seagull系列

• 高性能處理：采用先進的28nm銅CMOS工藝和LUT6結構，使得系統具有更高的處理速度和更低的功耗。

• 豐富的IO資源：多達500個用戶IO和多種IO標準支持，使得系統能夠靈活地與各種傳感器和執行機構連接。

• 嵌入式硬核：內置硬核ARM、ADC、DDR2/3控制器等，使得系統能夠處理復雜的控制任務，同時降低系統設計的復雜度。

系統設計實現

1. 轉速信號的采集、調理和解析

轉速采集調理電路由低通濾波電路、預處理電路、放大比較電路組成。轉速采集原理是將轉速傳感器頻率信號首先通過濾波電路濾除外部高頻干擾信號。隨后，通過預處理電路將轉速信號調理成一定幅值的非標準正弦波，防止當轉速較高時，過高的輸入信號將電路損壞。最后，通過放大電路將信號調理放大送入比較電路，將類正弦的轉速信號調理成與轉速傳感器輸出同頻的方波信號，并送入FPGA進行采集測量。

2. 頻率采集方法

考慮到應急動力裝置齒輪箱齒輪的工藝特性，在FPGA中采用高頻脈沖計數法實現轉速頻率的采集，并設置采集的頻率量范圍下限。高頻計數法的原理是采用高頻脈沖對以多個轉速脈沖為周期的脈沖群進行計數，并將結果存入寄存器，由CPU對脈沖計數進行讀取解算，并與頻率量范圍下限進行比較判斷，確認為有效頻率后，得出最終采集頻率。同時，考慮到頻率輸入信號的高頻干擾和渦輪轉速的變化特性，在對脈沖群進行計數的同時，同步對脈沖群中每個脈沖進行單獨采集，將同周期范圍內差異較大的脈沖計數剔除，提高頻率采集的抗干擾能力。

3. 超轉保護邏輯設計

在控制單元完成BIT檢測后，由CPU配置FPGA寄存器使能超轉保護功能。當軟件判斷為地面模式時，由軟件進行表決，且當采集到CHA和CHB兩通道任一轉速超過閾值時，則CPU控制FPGA將外部執行機構置于安全態并鎖定，超轉保護系統進入鎖定狀態，實現輸出保護。FPGA作為頻率采集單元，同步執行轉速監測功能，當發現超過軟件保護閾值仍未收到保護指令時，則超轉保護系統同樣將外部執行機構置于安全態并鎖定，實現輸出保護。以上兩種工況下，非控制單元下電或外部手動復位不可清除鎖定狀態。

當軟件判斷為空中模式時，由軟件進行表決，且當采集到CHA和CHB兩通道任一轉速超過閾值時，則CPU控制FPGA對外部執行機構進行不可逆的切換控制，實現降級控制，隔離外部執行機構故障。此時，控制指令不會被鎖定。切換控制后，若CHA和CHB兩通道任一轉速仍超過閾值，則FPGA不再讀取MCU向寄存器發送的控制指令，由FPGA進行表決，依據CHC通道采集的轉速頻率，獨立開展外部執行機構的控制功能，使應急動力裝置運行在既定的轉速范圍，實現應急動力裝置轉速的切換控制。

4. BIT功能設計

BIT功能設計主要包括采集電路BIT設計、控制狀態離散量BIT設計、保護邏輯BIT設計三部分。采集電路作為轉速控制功能實現的基礎，對三通道轉速采集電路均設計開路檢測BIT功能。轉速控制離不開準確可靠的外部狀態離散量采集系統，本文所描述的超轉保護系統分別采用集成離散量輸入/輸出接口芯片和獨立離散量采集電路對涉及狀態控制的離散量輸入信號進行獨立采集，并由FPGA送入CPU進行軟件表決。此外，考慮到測試性設計，在硬件PCB布板時進行了分立布局設計。

5. 冗余設計與故障隔離

為了保證超轉保護系統的高可靠性，設計中采用了冗余設計技術。每個重要的功能模塊都有備份，以便在主模塊出現故障時，能夠迅速切換到備份模塊，確保系統的連續運行。

5.1 采集通道冗余

系統設計了CHA和CHB兩個獨立的轉速采集通道，它們分別采集來自不同轉速傳感器的信號。這種設計可以確保在一個通道出現故障時，另一個通道仍然能夠正常工作，提供準確的轉速信息。

5.2 控制通道冗余

除了CHA和CHB兩個轉速采集通道外，還設計了CHC通道作為控制通道的冗余。CHC通道不僅負責采集轉速信號，還能夠在軟件控制失效時，替代主控單元實現外部執行機構的切換控制。這種設計可以確保在軟件或主控單元出現故障時，系統仍然能夠維持基本的轉速控制功能。

5.3 故障隔離

為了進一步提高系統的可靠性，設計中還采用了故障隔離技術。當系統檢測到某個模塊或通道出現故障時，會立即將其隔離，以防止故障擴散到其他部分。同時，系統還會記錄故障信息，以便后續進行故障分析和排除。

6. 系統測試與驗證

在系統設計和實現完成后，需要進行全面的測試與驗證，以確保系統的功能和性能滿足設計要求。

6.1 單元測試

對每個模塊和通道進行單元測試，驗證其功能是否正常。這包括轉速采集模塊、控制模塊、BIT模塊等。

6.2 集成測試

將各個模塊集成在一起，進行整體測試。這包括驗證各個模塊之間的接口是否正確、系統是否能夠正確響應外部輸入等。

6.3 可靠性測試

對系統進行可靠性測試，模擬各種可能的故障情況，驗證系統的容錯能力和故障隔離能力。這包括電源故障、傳感器故障、執行機構故障等。

6.4 飛行測試

在飛行模擬器或實際飛行環境中對系統進行測試，驗證其在真實環境下的性能和可靠性。這包括在不同飛行階段、不同飛行條件下的轉速控制效果等。

7. 結論

基于FPGA的應急動力裝置控制單元超轉保護系統設計方案采用多通道并行采集、軟件與邏輯獨立、并行控制及BIT測試功能等技術，具備高可靠性、強實時性等特點。通過選擇適當的FPGA芯片型號，并充分利用其并行處理、高速接口、低功耗、集成ADC等特性，實現了對轉速信號的精確采集和快速處理。同時，通過冗余設計和故障隔離技術，提高了系統的容錯能力和可靠性。經過全面的測試與驗證，該系統已經成功應用于應急動力裝置的控制單元中，為飛行安全提供了有力保障。

未來，隨著FPGA技術的不斷發展和應急動力裝置控制需求的不斷變化，我們將繼續優化和完善該系統設計方案，以適應新的應用場景和性能要求。例如，可以考慮引入更先進的FPGA芯片型號，進一步提高系統的處理速度和功耗性能；同時，也可以探索將人工智能等先進技術應用于系統中，以提高系統的智能化水平和故障預測能力。