針對通道化0C48 POS線卡提出的基于PM5360和FPGA的設計方案


一、設計方案概述
通道化0C48 POS線卡的設計需要滿足多種需求,包括但不限于對通道化OC48信號的處理、對非通道化信號的兼容、支持動態配置以及支持IP包的線速處理等。為實現這些功能,設計方案選擇了PM5360作為鏈路層處理器,FPGA用于報文處理,同時還需要考慮主控芯片的選擇與配置。
二、主控芯片的選擇與作用
主控芯片(MCU)是嵌入式系統的核心,負責執行各種控制任務。在通道化0C48 POS線卡的設計中,主控芯片的選擇對系統的性能、功耗和可靠性有著重要影響。以下將詳細介紹幾種可能的主控芯片型號及其在設計中的作用。
1. STM32系列MCU
STM32系列MCU由STMicroelectronics生產,基于ARM Cortex-M內核,分為多個子系列,如Cortex-M0、Cortex-M3、Cortex-M4等。這些芯片在嵌入式系統設計中應用廣泛,具有高性能、低功耗和豐富的外設資源等特點。
STM32F0系列:針對8位和16位MCU市場的替代品,具有高性價比和低功耗的特點。適用于低端控制任務,如簡單的傳感器數據采集和基本的用戶界面控制。提供了豐富的外設接口,如ADC、DAC、定時器、通信接口(USART、I2C、SPI等),并且支持多種低功耗模式。
STM32F1系列:提供了更高的性能,適用于中等復雜度的控制任務。包含高速的Flash存儲器和SRAM,支持高速的外部總線接口,并且具有豐富的外設資源。還支持多種通信協議,如USB 2.0全速設備、CAN 2.0B和以太網MAC等。此外,還提供了豐富的低功耗功能,如動態電壓調節和智能電源管理。
STM32F4系列:基于Cortex-M4內核的高性能MCU,具有浮點運算單元(FPU),適用于需要復雜數學運算的應用。提供了高速的Flash存儲器和SRAM,支持高速的外部總線接口和多種通信協議。還支持硬件加密和安全性功能,適用于需要高安全性要求的應用。
2. AVR系列MCU
AVR系列MCU是Atmel(現為Microchip Technology的一部分)生產的一種8位RISC架構的MCU。它具有高性能、低功耗和豐富的外設資源等特點,適用于多種嵌入式系統應用。
ATmega系列:適用于中等復雜度的控制任務。提供了多種外設接口,如ADC、DAC、定時器、通信接口(USART、SPI、I2C等),并且支持多種低功耗模式。還提供了豐富的編程資源,如C編譯器和集成開發環境(IDE)。
ATtiny系列:小型、低功耗的MCU,適用于簡單的控制任務。提供了基本的外設接口,如定時器、通信接口(USART、SPI、I2C等),并且支持多種低功耗模式。具有較小的封裝尺寸和較低的成本,適用于空間受限和成本敏感的應用。
3. MSP430系列MCU
MSP430系列MCU是Texas Instruments生產的一種16位RISC架構的MCU,具有低功耗和高性能的特點。適用于多種嵌入式系統應用,如傳感器網絡、智能儀表和醫療設備等。
MSP430G2系列:低功耗MCU,適用于需要長時間運行的應用。提供了多種外設接口,如ADC、DAC、定時器、通信接口(USART、SPI、I2C等),并且支持多種低功耗模式。還提供了豐富的編程資源,如C編譯器和集成開發環境(Code Composer Studio)。
MSP430F5系列:高性能MCU,適用于需要復雜控制任務的應用。提供了高速的Flash存儲器和SRAM,支持高速的外部總線接口和多種通信協議。還支持硬件加密和安全性功能,適用于需要高安全性要求的應用。
三、PM5360與FPGA的詳細設計
1. PM5360的使用要點與難點
PM5360作為鏈路層處理器,在通道化0C48 POS線卡的設計中扮演著關鍵角色。它采用“成幀器與物理接口一體化”設計思路,將鏈路層處理和物理層處理功能集成在單一芯片內部。
支持多種速率:支持1路OC48,或支持總速率不超過OC48的4路OC3與OC12的任意組合。
動態配置:支持接口工作模式的動態改變。
點對點協議:執行基于SONET/SDH規范的點對點協議(PPP),為POS或ATM應用提供SATURN POS-PHY第3層32位系統接口(時鐘頻率高達104MHz)。
獨立環路時鐘:支持每個傳輸串行流的獨立環路時鐘工作方式。
獨立線路環回:支持從每條線路端接收流至相應傳輸流的獨立線路環回,以及支持從線路端傳輸流至相應線路端接收流接口的獨立診斷環回。
通用總線接口:提供通用16位微處理器總線接口,用于配置、控制和狀態監控。
PM5360在應用中需要注意的難點包括:
間接寄存器讀寫:除了能夠直接按照訪存方式讀寫的寄存器外,還有大量間接寄存器,這些寄存器對POS模式下的器件工作方式尤為重要,但其配置方式特殊。
調度機設計:PM5360內部有一個內置調度機,負責按照配置好的調度順序讀取各個通道的數據并放入接口緩存中。由于該芯片采用物理標識(PHID)和內部通道號同時存在的設計思路,且通道化應用下單個物理通道內具有多個數據流,因此調度機的設計更復雜。
2. FPGA的報文處理
FPGA在設計中用于完成報文處理任務。根據對資源需求的估算,可以選擇適當的FPGA型號,如Xilinx公司的Virtex-II XC2VP70。FPGA內部完成對于PPP幀的處理,同時板級處理機還利用FPGA完成對各關鍵器件的初始化及相關配置。
四、系統設計與測試
1. 系統設計
系統設計包括線卡的硬件設計、軟件設計以及電源管理等方面。硬件設計需要考慮各個組件的選型與連接,軟件設計則需要編寫相應的驅動程序和控制程序。電源管理則涉及到電源管理IC的選擇與配置,以確保系統在不同工作模式下能夠合理分配電力。
2. 測試方案
為了測試通道化單板的功能和性能,需要設計相應的測試方案。測試方案的基本原理是:按照該線卡在實際網絡中的應用特征,由測試控制臺發出命令控制網絡測試平臺按照所需模式發送數據至待測線卡,線卡接收數據后按照其內部處理機制完成報文處理,并最終經輸出接口將數據送至測試儀。測試儀根據收到的報文情況給出丟包率等性能指標的測試結果。
五、結論
基于PM5360和FPGA的通道化0C48 POS線卡設計方案,能夠滿足對通道化OC48信號的處理需求,同時兼容非通道化信號,并支持動態配置和IP包的線速處理。通過合理的組件選型和配置,以及精心的系統設計和測試,可以確保線卡的性能和穩定性達到設計要求。
責任編輯:David
【免責聲明】
1、本文內容、數據、圖表等來源于網絡引用或其他公開資料,版權歸屬原作者、原發表出處。若版權所有方對本文的引用持有異議,請聯系拍明芯城(marketing@iczoom.com),本方將及時處理。
2、本文的引用僅供讀者交流學習使用,不涉及商業目的。
3、本文內容僅代表作者觀點,拍明芯城不對內容的準確性、可靠性或完整性提供明示或暗示的保證。讀者閱讀本文后做出的決定或行為,是基于自主意愿和獨立判斷做出的,請讀者明確相關結果。
4、如需轉載本方擁有版權的文章,請聯系拍明芯城(marketing@iczoom.com)注明“轉載原因”。未經允許私自轉載拍明芯城將保留追究其法律責任的權利。
拍明芯城擁有對此聲明的最終解釋權。