基于FPGA開發板的GPS模擬器數據采集驗證設計方案

引言

全球定位系統（Global Position System, GPS）能夠提供實時、全天候、全球性和高精度的服務，廣泛應用于各行各業中。GPS接收機通過天線單元接收衛星信號，經過一系列處理，得到數字中頻信號，進而對中頻信號進行捕獲、跟蹤，解調出用戶的緯度、經度、高度、速度、時間等導航信息。近年來，現場可編程門陣列（FPGA）憑借其開發過程投資少、設計周期短、靈活方便以及可反復編程等特點，在現代電子設計中得到了廣泛應用。本文詳細介紹基于FPGA開發板的GPS模擬器數據采集驗證設計方案，并討論主控芯片的型號及其在設計方案中的作用。

系統總體設計

整個系統分為前端射頻部分和基帶處理部分。前端射頻部分完成信號接收、濾波、AD轉換等；基帶部分完成GPS信號的解調、解擴、實現信號的跟蹤和捕獲。

1. 前端射頻部分

• 天線單元：接收衛星信號。

• 帶通濾波器：對接收到的信號進行濾波，去除雜波。

• 下變頻混頻器：將射頻信號轉換為中頻信號。

• AGC放大器：自動增益控制，確保信號強度適中。

• A/D轉換器：將模擬信號轉換為數字信號，供后續處理。

2. 基帶處理部分

• FPGA開發板：實現GPS信號的捕獲、跟蹤和解調。

• ARM處理器：作為主控芯片，管理數據流和控制邏輯。

• 存儲單元：存儲中間數據和程序代碼。

• 接口模塊：包括UART、SPI、GPIO等，用于與其他設備通信。

主控芯片型號及其作用

1. FPGA芯片

• 信號捕獲和跟蹤：通過算法實現GPS信號的捕獲和跟蹤，確保信號的穩定接收。

• 數據處理：對采集到的數據進行處理，包括濾波、解調等。

• 控制邏輯：控制整個系統的運行流程，協調各部分的工作。

• 型號：Altera公司Stratix III系列的EP3SL-150F1152C3

2. ARM處理器

• 系統管理：作為主控芯片，管理數據流和控制邏輯，確保系統穩定運行。

• 接口管理：通過UART、SPI等接口與其他模塊進行通信，傳輸數據和控制命令。

• 軟件支持：提供豐富的軟件支持，包括操作系統、驅動程序等，方便開發和調試。

• 型號：Samsung的S3C2410

數據采集與驗證方案

1. 數據采集

• GPS模擬器：模擬衛星發射的GPS信號，包括L1 C/A碼信號。

• FPGA開發板：通過ADC對GPS模擬器的信號進行采集，得到數字中頻信號。

• 采樣率：設置為25MHz，以確保足夠的帶寬和精度。

• 采集時間：至少幾毫秒，確保能夠采集到足夠的信號點數，用于后續處理。

2. 數據驗證

• 頻譜分析：通過FFT算法對采集到的信號進行頻譜分析，確認中頻信號的位置和帶寬。

• 捕獲驗證：采用FFT-IFFT方法，對各個PRN碼進行捕獲驗證，確認信號是否存在峰值以及多普勒頻點的位置。

• 頻偏控制：通過算法上的捕獲，確認GPS模擬器和FPGA開發板兩個時鐘系統的頻偏是否在可接受的范圍（-5KHz ~ 5KHz）。

詳細設計步驟

1. FPGA設計

• 射頻模塊設計：利用頻率合成器、混頻器、濾波器和衰減器等器件進行射頻電路設計，將GPS信號由中頻搬移到射頻上，通過濾波器濾波，經可調衰減器調整功率后輸出GPS射頻信號。

• 頻率合成器：采用ADF4360-4，為混頻器提供本振信號。通過可編程5位A計數器、13位B計數器及雙模前置分頻器（P/P+1）共同確定主分頻比，輸出頻率為1563.6098MHz的本振信號。

• 基帶/中頻模塊設計：利用FPGA芯片產生GPS導航電文（D碼）、C/A碼、數字中頻載波，對它們進行基帶調制、擴頻調制輸出GPS數字中頻信號。

• 調制原理：主要由C/A碼模塊、D碼模塊、DDS模塊和調制模塊等組成。C/A碼模塊產生速率1.023MHz的C/A碼序列；D碼模塊產生速率50Hz的導航電文；DDS模塊產生速率12.5MHz的數字載波信號；調制模塊對C/A碼、D碼和載波信號進行擴頻調制和BPSK調制，輸出12.5MHz的GPS數字中頻信號。

• 數字電路部分：

• 模擬電路部分：

2. ARM處理器設計

• UART接口：用于與上位機進行通信，傳輸數據和控制命令。

• SPI接口：用于與外設進行通信，如存儲芯片、傳感器等。

• GPIO接口：用于控制外設的開關狀態，如LED燈、蜂鳴器等。

• 時鐘管理：產生FPGA內部時鐘，并通過電路板送到ARM7芯片，確保時鐘同步。

• 數據管理：管理數據流，包括從FPGA接收到的數據和向外發送的數據。

• 系統管理：

• 接口管理：

3. 軟件設計

• FPGA編程：使用VHDL語言編寫FPGA的初始化設置和數據處理算法。

• ARM編程：使用C語言編寫ARM處理器的控制邏輯和數據管理算法。

• 調試工具：使用ADS1.2作為軟件調試工具，通過JTAG接口進行下載和調試。

4. 系統驗證

• 功能驗證：通過實際測試，驗證系統的各個功能是否滿足設計要求。

• 性能驗證：測試系統的性能指標，如捕獲時間、跟蹤精度等。

• 穩定性驗證：長時間運行系統，觀察是否穩定可靠。

實驗結果與分析

1. 頻譜分析結果

   通過FFT算法對采集到的信號進行頻譜分析，確認中頻信號的位置在1.42MHz左右，帶寬滿足要求。

2. 捕獲驗證結果

   對各個PRN碼進行捕獲驗證，確認信號存在峰值，多普勒頻點的位置在-500Hz到1KHz之間，符合設計要求。

3. 頻偏控制結果

   通過算法上的捕獲，確認GPS模擬器和FPGA開發板兩個時鐘系統的頻偏在-5KHz到5KHz之間，滿足設計要求。

結論

本文詳細介紹了基于FPGA開發板的GPS模擬器數據采集驗證設計方案，包括系統總體設計、主控芯片型號及其作用、數據采集與驗證方案以及詳細設計步驟。實驗結果表明，該方案能夠有效地采集和驗證GPS模擬器數據，滿足設計要求。通過FPGA和ARM處理器的協同工作，實現了GPS信號的捕獲、跟蹤和解調，為后續的導航定位功能提供了可靠的基礎。

參考文獻

[1] ANTTI I. FPGA prototyping: untapping potential within the multimillion-gate system-on-chip design space, 2005, 133-136.

[2] LIN Yi Li, YOUNG Chung Ping, Alvin W.Y. Su, Versatile PC/FPGA-based verification/fast prototyping platform with multimedia Applications. IEEE Transactions on Instrumentation and Measurement, 2007, 56(6).

[3] HU Tsung Yu, CHEN Liang Bi, HUANG Ing-Jer. An efficient HW/SW integrated verification methodology for 3D Graphics SoC development. The 13th IEEE International Symposium on Consumer Electronics, 2009.

[4] LINDA E.M, LUIS A.P, JEFFREY P. System-on-Chip design and implementation. IEEE Transactions on Education, 2009.

[5] 張開明, 王新安, 張國新, 等. WLAN SoC芯片BX501的FPGA驗證平臺設計與實現. 微電子學與計算機, 2006, 23(1): 97-102.

[6] 竇建華, 孫強, 陸俊峰. 基于JTAG和FPGA的嵌入式SoC驗證系統設計與實現. 合肥工業大學學報, 2009, 32(3): 336~339.