原標題：你知道有哪些可以改善電源噪聲的方法嗎？

電源噪聲是影響系統性能的關鍵因素，尤其在精密模擬電路、高速數字電路及射頻系統中。噪聲來源包括開關紋波、熱噪聲、1/f噪聲、地彈噪聲及外部干擾。以下從抑制源頭、阻斷傳播、優化終端三個層面系統性闡述解決方案。

一、抑制噪聲源頭：優化電源設計

1. 開關電源噪聲抑制

• 拓撲優化

• 多相交錯并聯：將多路Buck電路相位錯開（如120°相位差），使開關紋波頻率倍增且幅度抵消（如3相Buck紋波頻率為單相的3倍，幅度降低58%）。

• 諧振轉換器：采用LLC或CLLC諧振拓撲，實現ZVS（零電壓開通）和ZCS（零電流關斷），開關損耗降低90%，EMI降低20dB以上。

• 控制策略

• 擴頻調制（SSFM）：將開關頻率隨機抖動±5%（如100kHz±5kHz），使EMI頻譜能量分散，峰值噪聲降低10dB。

• 谷底導通（Valley Switching）：在LLC轉換器中，通過檢測諧振腔電壓谷底觸發開關，降低開關損耗與噪聲。

2. 線性電源噪聲優化

• 基準源降噪

• 帶隙基準+斬波穩零：通過斬波開關（如100kHz）將1/f噪聲調制到高頻，再經低通濾波濾除，噪聲密度降低至10nV/√Hz@10Hz。

• 低溫漂基準：采用自偏置基準（如ADR45xx系列，溫度系數0.5ppm/°C），減少熱噪聲。

• LDO降噪技巧

• 前饋電容補償：在LDO誤差放大器輸入端并聯10pF電容，提升高頻PSRR（如1MHz處PSRR從40dB提升至60dB）。

• Burst Mode禁用：在輕載時關閉突發模式，避免開關噪聲（如LTC3895的強制PWM模式）。

二、阻斷噪聲傳播：濾波與隔離技術

1. 輸入/輸出濾波設計

• LC濾波器

• 二階LC濾波：L=1μH，C=47μF，截止頻率fc=23kHz，可抑制開關電源高頻紋波（如100kHz紋波衰減40dB）。

• CLC濾波器：增加第二級電容（如10μF），進一步衰減高頻噪聲（如1MHz處衰減>60dB）。

• π型濾波器

• 共模抑制：L=10μH共模電感，CY=2.2nF×2，共模噪聲衰減>40dB@150kHz。

• 差模抑制：CX=1μF×2，差模噪聲衰減>30dB@1MHz。

2. 隔離與屏蔽技術

• 磁隔離

• 數字隔離器：采用ADuM540x系列（基于iCoupler技術），隔離電壓5kV，共模瞬態抗擾度>100kV/μs。

• 隔離電源：使用反激式隔離DC-DC（如Vicor PI3546），輸入輸出隔離4242VDC，噪聲耦合降低50dB。

• 屏蔽設計

• 電源線屏蔽：采用雙絞屏蔽線（如Belden 8723，衰減<0.5dB/m@1GHz），外層接機殼地。

• 模塊屏蔽：電源模塊外殼鍍鎳鋁材（厚度≥1.5mm），接地阻抗<5mΩ，屏蔽效能>80dB@1GHz。

三、優化終端負載：去耦與接地策略

1. 去耦電容布局

• 電容選型與組合

  
  

  電容類型	典型值	作用頻段	布局原則
  鉭電容	10μF~47μF	<1MHz	靠近電源引腳，縮短走線
  陶瓷電容	0.1μF	1MHz~100MHz	放置在芯片VCC/GND引腳對
  高頻電容	10nF	>100MHz	采用0402封裝，直接跨接在芯片引腳

  
  

• 電容并聯等效模型

• 實際電容等效為C、ESL（等效串聯電感）、ESR（等效串聯電阻）串聯，自諧振頻率fSR=1/(2π√(LC))。

• 示例：0.1μF陶瓷電容（ESL=0.5nH）的fSR=712kHz，需配合10nF電容（fSR=7.1MHz）覆蓋高頻段。

2. 接地策略

• 單點接地 vs 多點接地

• 低頻（<1MHz）：采用單點接地（如星形接地），避免地環路噪聲。

• 高頻（>10MHz）：采用多點接地（如PCB大面積鋪銅），降低地線電感。

• 數字地與模擬地分割

• 磁珠隔離：在數字地與模擬地之間串聯磁珠（如BLM18PG221SN1，阻抗100Ω@100MHz），抑制數字噪聲耦合。

• 0Ω電阻橋接：在關鍵信號處用0Ω電阻連接，便于調試時斷開。

四、典型應用場景解決方案

1. 高速ADC供電

• 需求：電源噪聲<1mVP-P，PSRR>80dB@1MHz。

• 方案：

1. 輸入端：π型濾波器（L=10μH，CX=1μF，CY=2.2nF×2）。

2. 線性穩壓：采用超低噪聲LDO（如ADP1764，噪聲4μVRMS）。

3. 去耦網絡：10μF鉭電容+0.1μF陶瓷電容+10nF高頻電容。

4. 接地：模擬地與數字地通過磁珠隔離，ADC電源引腳附近鋪銅。

2. FPGA內核供電

• 需求：瞬態響應<1μs，負載階躍時電壓跌落<50mV。

• 方案：

1. 電源架構：多相Buck（如4相，每相25A，總電流100A）。

2. 輸出濾波：CLC濾波器（L=0.5μH，C=470μF×4）。

3. 去耦：100μF鉭電容+10μF陶瓷電容（每相1組）。

4. 監控：通過I2C實時監測電壓/電流/溫度（如UCD9090A）。

3. 射頻前端供電

• 需求：電源紋波<1mVRMS，避免干擾LO信號。

• 方案：

1. 電池供電：先經開關電源預穩壓（如TPS54331，效率95%），再接LDO（如LP5907，噪聲3.8μVRMS）。

2. 屏蔽：電源線采用同軸電纜（外導體接地），模塊外殼接機殼地。

3. 濾波：在LDO輸出端增加LC濾波器（L=100nH，C=10μF），截止頻率1.6MHz。

五、關鍵測試與驗證方法

六、總結與建議

1. 優先級排序：

• 一級優先級：濾波設計、去耦電容布局、接地策略。

• 二級優先級：電源拓撲優化、屏蔽技術、噪聲監測。

2. 器件推薦：

• 超低噪聲LDO：ADP1764（4μVRMS）、LT3045（0.8μVRMS）。

• 高性能濾波器：TDK MLCC電容（X7R/C0G）、Würth共模電感（744223）。

• 隔離器件：ADuM540x數字隔離器、Vicor PI3546隔離電源。

3. 避坑指南：

• 電容自諧振陷阱：避免在電容自諧振頻率點使用（如0.1μF陶瓷電容在712kHz時阻抗最大）。

• 磁珠誤用：磁珠僅對高頻噪聲有效，低頻噪聲需用電感濾波。

• 接地環路：嚴禁用示波器探頭地線直接夾電源線（會形成大環路天線），應使用接地彈簧或短地線。

通過系統性應用上述方法，可將電源噪聲降低至μV級，滿足精密測量、高速通信及射頻系統的嚴苛要求。